

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-099281

(43)Date of publication of application : 07.04.2000

(51)Int.Cl.

G06F 3/06

(21)Application number : 10-264286

(71)Applicant : HITACHI LTD

(22)Date of filing : 18.09.1998


(72)Inventor : FUJIMOTO KAZUHISA
TANAKA ATSUSHI
FUJIBAYASHI AKIRA
KANAI HIROKI
MINOWA NOBUYUKI

(54) DISK ARRAY CONTROLLER

(57)Abstract:

PROBLEM TO BE SOLVED: To improve throughput by making the style of a connection between plural channel interface and disk interface parts and a cache memory part different from the style of a connection with a shared memory part.

SOLUTION: A channel interface part 11, a disk interface part 12 and a cache memory part 14 are connected through a selector part 13. Besides, the channel interface part 11, disk interface part 12 and shared memory part 15 are directly connected without interposing the selector part 13. Thus the number of access paths to be directly connected to the cache memory part is reduced, throughput is improved, processing overhead at the selector part is eliminated and time for access to the shared memory part can be shortened.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-99281

(P2000-99281A)

(43)公開日 平成12年4月7日(2000.4.7)

(51) Int.Cl.⁷

G 0 6 F 3/06

識別記号

305

540

FI

G O 6 F 3/06

テーマコート* (参考)

305C 5B065

540

審査請求 未請求 請求項の数12 O L (全 19 頁)

(21)出願番号

特願平10-264286

(22) 出願日

平成10年9月18日(1998.9.18)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 藤本 和久

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 田中 淳

東京都国分寺市東恋ヶ窪一丁目280番地

株式会社日立製作所中央研究所内

(74) 代理人 100068504

弁理士 小川 勝男

最終頁に続く

(54) 【発明の名称】 ディスクアレイ制御装置


(57) 【要約】

【課題】 キャッシュメモリ及び共有メモリに格納されるデータの特性及びこれらのメモリへのアクセス特性を考慮した、スループットが高く、かつ、応答時間の短いディスクアレイ制御装置を提供することにある。

【解決手段】 上記課題は、複数のチャネルＩＦ部と、複数のディスクＩＦ部と、キャッシュメモリ部と、共有メモリ部とを有し、前記複数のチャネルＩＦ部及び前記複数のディスクＩＦ部と前記キャッシュメモリ部との間の接続形式が、前記複数のチャネルＩＦ部及び前記複数のディスクＩＦ部と前記共有メモリ部との間の接続形式と異なることを特徴とするディスクアレイ制御装置により達成される。

【効果】 キャッシュメモリ及び共有メモリへのアクセスパスを増やしスループットを高くする一方、共有メモリへのアクセス時間を短くすることができる。

1



【特許請求の範囲】

【請求項 1】 ホストコンピュータとのインターフェースを有する複数のチャンネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスクインターフェース部と、前記磁気ディスク装置に対しリード／ライトされるデータを一時的に格納するキャッシュメモリ部と、チャンネルインターフェース部及びディスクインターフェース部と前記キャッシュメモリ部との間のデータ転送に関する制御情報を格納する共有メモリ部とを有し、各チャンネルインターフェース部は、前記ホストコンピュータとのインターフェースと前記キャッシュメモリ部との間のデータ転送を実行し、各ディスクインターフェース部は、前記磁気ディスク装置とのインターフェースと前記キャッシュメモリ部との間のデータ転送を実行するディスクアレイ制御装置において、前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間の接続形式が、前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間の接続形式と異なることを特徴とするディスクアレイ制御装置。

【請求項 2】 前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセクタ部を介して接続され、前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間は、それぞれセクタ部を介せず直接接続されていることを特徴とする請求項 1 に記載のディスクアレイ制御装置。

【請求項 3】 前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセクタ部を介して接続され、前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれは 1 対 1 に接続されていることを特徴とする請求項 1 に記載のディスクアレイ制御装置。

【請求項 4】 前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセクタ部を介して接続され、前記複数のチャンネルインターフェース部、前記複数のディスクインターフェース部、及び前記共有メモリ部は共有バスに接続されていることを特徴とする請求項 1 に記載のディスクアレイ制御装置。

【請求項 5】 前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はスイッチを用いた相互結合網によって接続され、前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれ直接接続されていることを特徴とする請求項 1 に記載のディスクアレイ制御装置。

【請求項 6】 前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はスイッチを用いた相互結合網によって接続され、前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれ 1 対 1 に接続されていることを特徴とする請求項 1 に記載のディスクアレイ制御装置。

【請求項 7】 ホストコンピュータとのインターフェースを有する複数のチャンネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスクインターフェース部と、前記複数のチャンネルインターフェース部と前記複数のディスクインターフェース部とに接続され、前記磁気ディスク装置に対しリード／ライトされるデータを一時的に格納するキャッシュメモリ部と、前記複数のチャンネルインターフェース部と前記複数のディスクインターフェース部とに接続され、チャンネルインターフェース部及びディスクインターフェース部と前記キャッシュメモリ部との間のデータ転送に関する制御情報を格納する共有メモリ部とを有する制御装置において、

前記キャッシュメモリ部に接続されるアクセスパスの本数は、前記共有メモリ部に接続されるアクセスパスの本数より少ないことを特徴とするディスクアレイ制御装置。

【請求項 8】 セクタ部をさらに有し、各チャンネルインターフェース部及び各ディスクインターフェース部と前記セクタ部とは、それぞれアクセスパスにより 1 対 1 に接続され、前記セクタ部と前記キャッシュメモリ部とは、アクセスパスにより接続され、各チャンネルインターフェース部及び各ディスクインターフェース部と前記セクタ部とを接続するアクセスパスの総数は、前記セクタ部と前記キャッシュメモリ部とを接続するアクセスパスの総数より多く、各チャンネルインターフェース部及び各ディスクインターフェース部と前記共有メモリ部との間はそれぞれアクセスパスにより 1 対 1 に接続されていることを特徴とする請求項 7 に記載のディスクアレイ制御装置。

【請求項 9】 ホストコンピュータとの複数のインターフェース部と、磁気ディスク装置との複数のインターフェース部と、磁気ディスク装置のデータを一時的に格納する物理的に独立したキャッシュメモリ部と、制御情報を格納する物理的に独立した共有メモリ部とを有し、前記ホストコンピュータとの各インターフェース部及び前記磁気ディスク装置との各インターフェース部は、それぞれマイクロプロセッサと、前記キャッシュメモリ部へのアクセスを制御するキャッシュメモリ制御部と、前記共有メモリ部へのアクセスを制御する共有メモリアクセス制御部とを有するディスクアレイ制御装置において、各キャッシュメモリアクセス制御部と前記キャッシュメモリ部との間は、セクタ部を介してアクセスパスによ

り接続されており、各共有メモリアクセス制御部と前記共有メモリ部との間は、それぞれアクセスパスにより直接接続されていることを特徴とするディスクアレイ制御装置。

【請求項10】ホストコンピュータとの複数のインターフェース部と、磁気ディスク装置との複数のインターフェース部と、磁気ディスク装置のデータを一時的に格納する物理的に独立したキャッシュメモリ部と、制御情報を格納する物理的に独立した共有メモリ部とを有し、前記ホストコンピュータとの各インターフェース部及び前記磁気ディスク装置との各インターフェース部は、それぞれマイクロプロセッサと、前記キャッシュメモリ部へのアクセスを制御するキャッシュメモリ制御部と、前記共有メモリ部へのアクセスを制御する共有メモリアクセス制御部とを有するディスクアレイ制御装置において、各キャッシュメモリアクセス制御部と前記キャッシュメモリ部との間は、スイッチを用いた相互結合網によって接続されており、各共有メモリアクセス制御部と前記共有メモリ部との間は、それぞれアクセスパスにより直接接続されていることを特徴とするディスクアレイ制御装置。

【請求項11】各キャッシュメモリ制御部と前記キャッシュメモリ部との間のアクセスパスの帯域幅を、前記ホストコンピュータと前記ホストコンピュータとのインターフェース部との間の最大の全帯域幅の2倍以上としたことを特徴とする請求項9または請求項10の何れかに記載のディスクアレイ制御装置。

【請求項12】前記共有メモリ部及び前記キャッシュメモリ部を複数有し、該複数の共有メモリ部及び前記複数のキャッシュメモリ部で二重化されていることを特徴とする請求項1乃至請求項11の何れかに記載のディスクアレイ制御装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、データを複数の磁気ディスク装置に格納するディスクアレイ装置の制御装置に関する。

【0002】

【従来の技術】半導体記憶装置を記憶媒体とするコンピュータの主記憶のI/O性能に比べて、磁気ディスクを記憶媒体とするディスクサブシステム（以下「サブシステム」という。）のI/O性能は3～4桁程度小さく、従来からこの差を縮めること、すなわちサブシステムのI/O性能を向上させる努力がなされている。サブシステムのI/O性能を向上させるための1つの方法として、複数の磁気ディスク装置でサブシステムを構成し、データを複数の磁気ディスク装置に格納する、いわゆるディスクアレイと呼ばれるシステムが知られている。

【0003】図2は、従来のディスクアレイの構成を示す。ホストコンピュータ50とディスクアレイ制御装置

2との間のデータ転送を実行する複数のチャンネルIF部11と、磁気ディスク装置20とディスクアレイ制御装置2間のデータ転送を実行する複数のディスクIF部12と、磁気ディスク装置20のデータを一時的に格納するキャッシュメモリ部14と、ディスクアレイ制御装置2に関する制御情報（例えば、チャンネルIF部及びディスクIF部とキャッシュメモリ部14との間のデータ転送制御に関する情報）を格納する共有メモリ部15とを備え、キャッシュメモリ部14および共有メモリ部15は全てのチャンネルIF部11及びディスクIF部12からアクセス可能な構成となっている。このディスクアレイでは、チャンネルIF部11及びディスクIF部12と共有メモリ部15との間、及び、チャンネルIF部11及びディスクIF部12とキャッシュメモリ部14との間は1対1に接続される。以下、このような接続形態をスター接続と呼ぶ。

【0004】チャンネルIF部11は、ホストコンピュータ50と接続するためのインターフェース及びホストコンピュータ50に対する入出力を制御するマイクロプロセッサ（図示せず）を有している。また、ディスクIF部12は、磁気ディスク装置20と接続するためのインターフェース及び磁気ディスク装置20に対する入出力を制御するマイクロプロセッサ（図示せず）を有している。また、ディスクIF部12部は、RAID機能の実行も行う。

【0005】図3は、他の従来のディスクアレイの構成を示す。ホストコンピュータ50とディスクアレイ制御装置3間のデータ転送を実行する複数のチャンネルIF部11と、磁気ディスク装置20とディスクアレイ制御装置3間のデータ転送を実行する複数のディスクIF部12と、磁気ディスク装置20のデータを一時的に格納するキャッシュメモリ部14と、ディスクアレイ制御装置3に関する制御情報（例えば、チャンネルIF部及びディスクIF部とキャッシュメモリ部14との間のデータ転送制御に関する情報）を格納する共有メモリ部15を備え、各チャンネルIF部11及びディスクIF部12と共有メモリ部15間は共有バス130で接続され、各チャンネルIF部11部及びディスクIF部12とキャッシュメモリ部14間は共有バス131で接続される。以下、このような接続形態を共有バス接続形式と呼ぶ。

【0006】

【発明が解決しようとする課題】ディスクアレイのアーキテクチャーをスケーラブルなものとするには、ディスク制御装置に接続するディスク容量（論理ボリューム数）に応じ、ディスクIF部を増設し、また、必要なホストコンピュータとのチャンネル数に応じて、ディスクアレイ制御装置内のチャンネルIF部を増設する必要がある。しかし、第3図に示した共有バス接続形式のディスクアレイ制御装置では、一旦実装した共有バスの転送能力をチャンネルIF部、ディスクIF部の増設に応じて変

更することはできないので、チャンネル I F 部、ディスク I F 部の増設に柔軟に対応することが困難である。

【0007】また、第3図に示した共有バス接続形式のディスクアレイ制御装置では、ホストコンピュータとディスクアレイ制御装置との間のデータ転送を実行するチャンネル I F 部に設けられたホストコンピュータに対する入出力を制御するマイクロプロセッサ、及び磁気ディスク装置とディスクアレイ制御装置との間のデータ転送を実行するディスク I F 部に設けられた磁気ディスク装置に対する入出力を制御するマイクロプロセッサに高性能なプロセッサを使用した場合に、これらのプロセッサの性能に比べて、共有バスの転送能力がボトルネックになり、プロセッサの高速化に追従することが困難となる。

【0008】さらに、第3図に示した共有バス接続形式では、共有バスに接続された複数のチャンネル I F 部（または複数のディスク I F 部）の何れかのチャンネル I F 部（またはディスク I F 部）に障害が発生した場合に、障害の発生したチャンネル I F 部（またはディスク I F 部）を特定することが困難である。

【0009】一方、第2図に示したスター接続形式のディスクアレイ制御装置では、共有メモリ部またはキャッシュメモリ部に接続したアクセスバス数に比例して内部バス性能が増加させることができるので、チャンネル I F 部、ディスク I F 部の増設、または使用するプロセッサの性能に応じて、内部バス性能を増加させることが可能である。また、チャンネル I F 部及びディスク I F 部とキャッシュメモリ部との間、チャンネル I F 部及びディスク I F 部と共有メモリ部との間がスター接続されているため、障害の発生したチャンネル I F 部（またはディスク I F 部）を特定することも容易である。

【0010】スター接続形式のディスクアレイ制御装置では、搭載されるチャンネル I F 部またはディスク I F 部の数を増やした場合、チャンネル I F 部及びディスク I F 部とキャッシュメモリ部との間、及びチャンネル I F 部及びディスク I F 部と共有メモリ部との間のアクセスバス数も増えることになる。また、ホストコンピュータとディスクアレイ制御装置との間の接続にファイバチャンネル等の高速チャンネルの採用等により、ディスクアレイ制御装置に要求されるスループットはさらに増大する方向にあり、このスループットの向上の要求を満たすためには、チャンネル I F 部及びディスク I F 部とキャッシュメモリ部との間、及びチャンネル I F 部及びディスク I F 部と共有メモリ部との間のアクセスバス数を増やし、内部バス性能を向上させることが必要となる。

【0011】しかし、キャッシュメモリに格納される1つのデータのデータ量は、共有メモリに格納される1つの制御情報のデータ量よりもかなり大きい。一例を挙げれば、メインフレームに接続されるディスク制御装置では、キャッシュメモリに格納される1つのデータは数Kバイト程度（例えば2Kバイト）であるのに対し、共有

メモリに格納される1つの制御情報は数バイト程度（例えば4バイト）である。また、オープン系のホストコンピュータに接続されるディスク制御装置では、キャッシュメモリに格納される1つのデータは数十バイト程度（例えば64バイト）であるのに対し、共有メモリに格納される1つの制御情報は数バイト程度（例えば4バイト）である。したがって、チャンネル I F 部及びディスク I F 部とキャッシュメモリ部との間で転送されるデータ量は、チャンネル I F 部及びディスク I F 部と共有メモリ部との間で転送されるデータ量に比べ、かなり多いので、チャンネル I F 部及びディスク I F 部とキャッシュメモリ部との間のアクセスバスのデータ幅は、チャンネル I F 部及びディスク I F 部と共有メモリ部との間のアクセスバスのデータ幅より広くとる必要がある。例えば、前者のアクセスバスは、16ビット幅のバスで構成され、後者は、4ビット幅のバスで構成される。そのため、チャンネル I F 部及びディスク I F 部とキャッシュメモリ部との間のアクセスバスの本数を増やすと、それらのアクセスバスを接続するキャッシュメモリ部のLSIのピン数が不足するという問題が生じる。また、ディスクアレイ制御装置のホストコンピュータへの応答時間を短くするためには、共有メモリ部に格納された制御情報へのアクセス時間をできるだけ短くすることも必要である。

【0012】そこで、本発明の目的は、キャッシュメモリ及び共有メモリに格納されるデータの特性及びこれらのメモリへのアクセス特性を考慮した、スループットの高く、ディスクアレイ制御装置、及びそれを用いたサブシステムを提供することにある。

【0013】より具体的には、本発明の目的は、チャンネル I F 部及びディスク I F 部とキャッシュメモリ部との間のアクセスバスはスループットが高く、チャンネル I F 部及びディスク I F 部と共有メモリ部との間のアクセスバスはスループットが高く、かつアクセス時間が短いディスクアレイ制御装置、及びそれを用いたサブシステムを提供することにある。

【0014】

【課題を解決するための手段】上記目的は、ホストコンピュータとのインターフェースを有する複数のチャンネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスクインターフェース部と、前記磁気ディスク装置に対しリード／ライトされるデータを一時的に格納するキャッシュメモリ部と、チャンネルインターフェース部及びディスクインターフェース部と前記キャッシュメモリ部との間のデータ転送に関する制御情報を格納する共有メモリ部とを有し、各チャンネルインターフェース部は、前記ホストコンピュータとのインターフェースと前記キャッシュメモリ部との間のデータ転送を実行し、各ディスクインターフェース部は、前記磁気ディスク装置とのインターフェースと前記キャッシュメモリ部との間のデータ転送を実行するディスク

アレイ制御装置において、前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間の接続形式が、前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間の接続形式と異なることを特徴とするディスクアレイ制御装置により達成される。

【0015】好ましくは、前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセクタ部を介して接続し、前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間は、それぞれセクタ部を介せず直接接続する。

【0016】また、好ましくは、前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセクタ部を介して接続し、前記複数のチャンネルインターフェース部、前記複数のディスクインターフェース部、及び前記共有メモリ部は共有バスに接続する。

【0017】また、好ましくは、前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はスイッチを用いた相互結合網によって接続し、前記複数のチャンネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれ直接接続する。

【0018】その他、本願が開示する課題、及びその解決方法は、発明の実施形態の欄及び図面により明らかにされる。

【0019】

【発明の実施の形態】以下、本発明の実施例を図面を用いて説明する。

【0020】〔実施例1〕図1に、本発明の一実施例を示す。

【0021】ディスクアレイ制御装置1は、ホストコンピュータ50との2つのインターフェース部（チャンネルIF部）11と、磁気ディスク装置20との2つのインターフェース部（ディスクIF部）12と、2つのセクタ部13と、2つのキャッシュメモリ部14と、2つの共有メモリ部15と、アクセスバス0:135と、アクセスバス1:136と、アクセスバス2:137とを有する。

【0022】チャンネルIF部11は、ホストコンピュータ50との2つのIF（ホストIF）102と、ホストコンピュータ50に対する入出力を制御する2つのマイクロプロセッサ101と、キャッシュメモリ部14へのアクセスを制御するアクセス制御部（CMアクセス制御部）104と、共有メモリ部15へのアクセスを制御するアクセス制御部（SMアクセス制御部）105とを有

し、ホストコンピュータ50とキャッシュメモリ部14間のデータ転送、及びマイクロプロセッサ101と共有メモリ部15間の制御情報の転送を実行する。マイクロプロセッサ101及びホストIF102は内部バス106によって接続され、CMアクセス制御部104は2つのホストIF102に直接接続されている。また、SMアクセス制御部105は2つのマイクロプロセッサ101に直接接続されている。

【0023】ディスクIF部12は、磁気ディスク装置20との2つのIF（ドライブIF）103と、磁気ディスク装置20に対する入出力を制御する2つのマイクロプロセッサ101と、キャッシュメモリ部14への1つのアクセス制御部（CMアクセス制御部）104と、共有メモリ部15への1つのアクセス制御部（SMアクセス制御部）105を有し、磁気ディスク装置20とキャッシュメモリ部14間のデータ転送、及びマイクロプロセッサ101と共有メモリ部15間の制御情報の転送を実行する。マイクロプロセッサ101及びドライブIF103は内部バス106によって接続され、CMアクセス制御部104は2つのドライブIF103に直接接続されている。また、SMアクセス制御部105は2つのマイクロプロセッサ101に直接接続されている。ディスクIF部はRAID機能の実行も行う。

【0024】キャッシュメモリ部14は、キャッシュメモリ（CM）コントローラ107とメモリモジュール109を有し、磁気ディスク装置20へ記録するデータを一時的に格納する。

【0025】共有メモリ部15は、共有メモリ（SM）コントローラ108とメモリモジュール109とを有し、ディスクアレイ制御装置1の制御情報（例えば、チャンネルIF部及びディスクIF部とキャッシュメモリ部14との間のデータ転送制御に関する情報）等を格納する。

【0026】CMアクセス制御部104には2本のアクセスバス0:135を接続し、それらを2つの異なるセクタ部13にそれぞれ接続する。セクタ部13には2本のアクセスバス1:136を接続し、それらを2つの異なるCMコントローラ107にそれぞれ接続する。したがってCMコントローラ107には、2つのセクタ部から1本ずつ、計2本のアクセスバス1:136が接続される。こうすることにより、1つのCMアクセス制御部104から1つのCMコントローラ107へのアクセスルートが2つとなる。これにより、1つのアクセスバスまたはセクタ部13に障害が発生した場合でも、もう1つのアクセスルートによりキャッシュメモリ部14へアクセスすることが可能となるため、耐障害性を向上させることができる。

【0027】SMアクセス制御部105には2本のアクセスバス2:137を接続し、そのアクセスバス2:137を2つの異なるSMコントローラにそれぞれ接続す

る。したがって、SMコントローラ108には、2つのチャンネルIF部11及び2つのディスクIF部12から1本ずつ、計4本のアクセスパス2:137が接続される。本実施例では、1つのSMアクセス制御部105と1つのSMコントローラ108の間には1本のアクセスパス2:137を接続したが、このアクセスパス2:137を2本に増やすことにより、1つのSMアクセス制御部105から1つのSMコントローラ108へのアクセスルートが2つとなるため、耐障害性を向上させることができる。

【0028】セレクト部13には、2つのチャンネルIF部11と、2つのディスクIF部12からそれぞれ1本ずつ、計4本のアクセスパス0:135が接続される。また、セレクト部13には、2つのキャッシュメモリ部14へのアクセスパス1:136が1本ずつ、計2本接続される。

【0029】アクセスパス0:135とアクセスパス1:136の間に上記のようなパス数の関係があるため、セレクト部13ではチャンネルIF部11及びディスクIF部12からの4本のアクセスパス0:135からの要求の内、キャッシュメモリ部14へのアクセスパス1:136の数に相当する2個だけを選択して実行する機能を持つ。

【0030】本実施例の大きな特徴は、チャンネルIF部11及びディスクIF部12とキャッシュメモリ部14との間の接続形式と、チャンネルIF部11及びディスクIF部12と共有メモリ部15との間の接続形式とが異なる点にある。このような構成にした理由を図1及び図2を用いて説明する。図2に示したスター接続形式のディスクアレイ制御装置2では、ディスクアレイ制御装置2に搭載されるチャンネルIF部11またはディスクIF部12の数を増やした場合、チャンネルIF部11及びディスクIF部12とキャッシュメモリ部14との間、及びチャンネルIF部11及びディスクIF部12と共有メモリ部15との間のアクセスパス数も増えることになる。また、スター接続形式のディスクアレイ制御装置2において、スループットを向上させるためには、チャンネルIF部11及びディスクIF部12とキャッシュメモリ部14との間、及びチャンネルIF部11及びディスクIF部12と共有メモリ部15との間のアクセスパス数を増やし、内部パス性能を向上させることが有効である。

【0031】しかし、キャッシュメモリ部14に格納される1つのデータのデータ量は、共有メモリ部15に格納される1つの制御情報のデータ量よりもかなり大きい。一例を挙げれば、メインフレームに接続されるディスク制御装置では、キャッシュメモリ部14に格納される1つのデータは数Kバイト程度（例えば2Kバイト）であるのに対し、共有メモリ部15に格納される1つの制御情報は数バイト程度（例えば4バイト）である。ま

た、オープン系のホストコンピュータに接続されるディスク制御装置では、キャッシュメモリ部14に格納される1つのデータは数十バイト程度（例えば64バイト）であるのに対し、共有メモリ部15に格納される1つの制御情報は数バイト程度（例えば4バイト）である。したがって、チャンネルIF部11及びディスクIF部12とキャッシュメモリ部14との間で転送されるデータ量は、チャンネルIF部11及びディスクIF部12と共有メモリ部15との間で転送されるデータ量に比べかなり多いので、チャンネルIF部11及びディスクIF部12とキャッシュメモリ部14との間のアクセスパスのデータ幅は、チャンネルIF部11及びディスクIF部12と共有メモリ部15との間のアクセスパスのデータ幅より広くとる必要がある。例えば、前者のアクセスパスは16ビット幅のバスで構成され、後者は、8ビット幅のバスで構成される。そのため、チャンネルIF部11及びディスクIF部12とキャッシュメモリ部14との間のアクセスパス本数を増やすと、キャッシュメモリ部14内のキャッシュメモリコントローラ（図2ではキャッシュメモリコントローラを図示していない）のLSIのピン数不足、またはキャッシュメモリ部14を実装するパッケージにおいてコネクタのピン数不足という問題が生じる。そこで、本実施例では、図1に示すように、チャンネルIF部11及びディスクIF部12とキャッシュメモリ部14との間をセレクト部13を介して接続することにより、キャッシュメモリ部14に直接接続されるアクセスパス数を削減している。

【0032】一方、上述したように、共有メモリ部13へ格納する1つの制御情報のデータ長はキャッシュメモリ部14に格納する1つのデータのデータ長に比べかなり小さいので、チャンネルIF部11及びディスクIF部12と共有メモリ部15との間のアクセスパスのデータ幅は、チャンネルIF部11及びディスクIF部12とキャッシュメモリ部14との間のアクセスパスのデータ幅の半分以下とすることが可能である。したがって、共有メモリ部15へのアクセスパス数を増やしても共有メモリ部内の共有メモリコントローラ（図2では共有メモリコントローラを図示していない）のLSIのピン数不足等の問題が生じることは少ない。

【0033】また、ディスクアレイ制御装置1のホストコンピュータ50への応答時間を短くするためには、共有メモリ部15に格納される制御情報へのアクセス時間をできるだけ短くする必要もある。しかし、図1に示したCMアクセス制御部104とCMコントローラ107間のように、SMアクセス制御部105とSMコントローラ108との間をセレクト部を介して接続すると、セレクト部での処理のオーバーヘッドにより、共有メモリ部15に格納される制御情報へのアクセス時間を短くすることができない。

【0034】そこで、本実施例では、チャンネルIF部1

1 及びディスク I/F 部 12 と共有メモリ部 15 との間をセクタ部を介さず直接接続することにより、チャンネル I/F 部 11 及びディスク I/F 部 12 と共有メモリ部 15 間に複数のアクセスパスを設け、スループットを向上させる一方、セクタ部での処理オーバーヘッドをなくし、チャンネル I/F 部 11、及びディスク I/F 部 12 から共有メモリ部 15 へのアクセス時間を短縮にしている。

【0035】なお、本実施例では、耐障害性の向上という観点から、セクタ部 13、キャッシュメモリ部 14、及び共有メモリ部 15 をそれぞれ二重化しているが、これらを二重化しなくても、上述の効果をえられることは言うまでもない。

【0036】図 4 は、CM アクセス制御部 104 内の構成を示している。CM アクセス制御部 104 は、セクタ 302 と、アドレス、コマンド、データを一時格納するパケットバッファ 303 と、セクタ部 13 に繋がるアクセスパス 0:135 とのパス I/F 301 と、データのエラーチェック部 300 と、データ転送制御部 310 を有する。セクタ 302 の 2 つのポートはデータ線 210 でホスト I/F 102 あるいはドライブ I/F 103 に接続される。また、セクタ 302 の他の 2 つのポートはパス I/F 301 に接続される。パス I/F 301 はアクセスパス 0:135 でセクタ部 13 に接続される。データ転送制御部 310 は、制御線 1:211 でホスト I/F 102 あるいはドライブ I/F 103 に接続され、制御線 2:212 でセクタ部 13 内のデータ転送制御部 315 に接続される。また、データ転送制御部 310 は、アービタ 308 によりホスト I/F 102 あるいはドライブ I/F 103 からのアクセス要求のアービトレーションを行い、セクタ 302 の切り替えを行う。

【0037】図 6 は、セクタ部 13 内の構成を示している。セクタ部 13 は、チャンネル I/F 部 11 及びディスク I/F 部 12 に繋がるアクセスパス 0:135 との 4 つのパス I/F 301 と、CM コントローラ 107 に繋がるアクセスパス 1:136 との 2 つのパス I/F 301 と、両者間を互いに接続するセクタ 306 と、パケットバッファ 303 と、データのエラーチェック部 300 と、CM アクセス制御部 104 から送出されたアドレス及びコマンドを解析するアドレス・コマンド (a d r、c m d) 解析部 305 と、データ転送制御部 315 を有する。データ転送制御部 315 は、制御線 2:212 で CM アクセス制御部 104 内のデータ転送制御部 310 に接続され、制御線 3:213 で CM コントローラ 107 内のデータ転送制御部 315 に接続される。また、データ転送制御部 315 は、アービタ 308 により、a d r、c m d 解析部 305 で解析した 4 本のアクセスパス 0:135 からのアクセス要求のアービトレーションを行い、セクタ 306 の切り替えを行う。パケットバッファ 303 は、アクセスパス 0:135 側のパスとアクセスパス 1:136 側のパスでデータ転送速度に差があ

る場合、速度差を吸収するために、転送するデータの一部または全部をバッファリングする。

【0038】a d r、c m d 解析部 305 は、アドレス及びコマンドを格納するバッファと、a d r 抽出部と、c m d 抽出部を有する (図示していない)。a d r、c m d 解析部 305 では、CM アクセス制御部 104 に接続される 4 本のアクセスパス 0:135 それぞれに 1 つずつ割り当てられたバッファに、アドレス、コマンドを格納する。a d r 抽出部及び c m d 抽出部では、アクセスする CM コントローラ 107 とアクセスの種類を割り出し、データ転送制御部 315 内のアービタ 308 へ送出する。

【0039】図 7 は、キャッシュメモリ部 14 内の構成を示している。キャッシュメモリ部 14 は、CM コントローラ 107 とメモリモジュール 109 を有する。CM コントローラ 107 は、セクタ部 13 に繋がるアクセスパス 1:136 との 2 つのパス I/F 301 と、セクタ 304 と、データを一時格納するパケットバッファ 303 と、データのエラーチェック部 300 と、メモリモジュール 109 へのアクセスを制御するメモリ制御部 307 と、CM アクセス制御部 104 から送出されたアドレス及びコマンドを解析する a d r、c m d 解析部 305 と、データ転送制御部 315 を有する。データ転送制御部 315 は、制御線 3:213 でセクタ部 13 内のデータ転送制御部 315 に接続される。また、データ転送制御部 315 は、アービタ 308 により、a d r、c m d 解析部 305 で解析した 2 本のアクセスパス 1:136 からのアクセス要求のアービトレーションを行い、セクタ 304 の切り替えを行う。

【0040】a d r、c m d 解析部 305 は、バッファと、a d r 抽出部と、c m d 抽出部を有する (図示していない)。a d r、c m d 解析部 305 では、CM コントローラ 107 に接続される 2 本のアクセスパス 1:136 それぞれに 1 つずつ割り当てられたバッファに、アドレス、コマンドを格納する。a d r 抽出部及び c m d 抽出部では、アクセスするメモリのアドレスとアクセスの種類を割り出し、メモリ制御部 307 へ送出する。また、2 本のアクセスパス 1:136 からのアクセス要求をデータ転送制御部 315 内のアービタ 308 へ送出する。

【0041】次に、キャッシュメモリ部 14 へのアクセス時の手順について述べる。キャッシュメモリ部 14 へアクセスする場合、マイクロプロセッサ 101 は、ホスト I/F 102 あるいはドライブ I/F 103 へ、キャッシュメモリ部 14 へのアクセス開始を指示する。

【0042】アクセス開始の指示を受けたホスト I/F 102 あるいはドライブ I/F 103 は、制御線 1:211 により CM アクセス制御部 104 内のデータ転送制御部 310 へアクセス開始を示す信号を送出する。それとともに、データ線 210 を通してアドレス、コマンド、デ

ータ（データの書き込み時のみ）を送出する。

【0043】CMアクセス制御部104は、データ線210を通して送られてきたアドレス、コマンド、データ（データの書き込み時のみ）をパケットバッファ303に格納する。データ転送制御部310はアービトレーションを行ってバスIF301の使用権を決定し、セクタ302を切り替える。

【0044】図9は、キャッシュメモリ部14へデータを書き込む場合の、CMアクセス制御部104からCMコントローラ107へのアクセスの流れを示している。CMアクセス制御部104内のデータ転送制御部310は、アービトレーションによってアクセスパス0:135の使用権が決定されると、制御線2:212によってセクタ部13内のデータ転送制御部315へアクセス開始を示す信号（REQ）を出す（ステップ501）。続いて、アドレス及びコマンドを送出する（ステップ502）。

【0045】セクタ部13内のデータ転送制御部315は、CMアクセス制御部104からREQ信号を受け取ると、次にアクセスパス0:135を通して送られてくるアドレス及びコマンドを受信し、adr、cmd解析部305で解析したアクセス要求に基づいてアービトレーションを行う（ステップ503）。アービトレーションの結果、アクセスパス1:136への接続権を得たら、データ転送制御部315はセクタ306を切り替える（ステップ504）とともに、制御線2:212により、CMアクセス制御部104内のデータ転送制御部310へ、アクセスパス1:136への接続権が得られたことを示す信号（ACK）を返す（ステップ505）。次にデータ転送制御部315は、制御線3:213によってCMコントローラ107内のデータ転送制御部315へアクセス開始を示す信号（REQ）を出す（ステップ506）。続いて、アドレス及びコマンドを送出する（ステップ507）。

【0046】CMアクセス制御部104はACK信号を受けると、パケットバッファ303からデータを読み出し、セクタ302、バスIF301を介してアクセスパス0:135へ送出する。セクタ部13は、アクセスパス0:135を通して送られてきたデータを、バスIF301及びセクタ306を介してアクセスパス1:136へ送出する（ステップ509）。

【0047】CMコントローラ107内のデータ転送制御部315は、制御線3:213によってREQ信号を受け取ると、次にアクセスパス1:136を通して送られてくるアドレス及びコマンドを受信し、adr、cmd解析部305で解析したアクセス要求に基づいてアービトレーションを行い（ステップ508）、セクタ304を切り替える。アクセスパス1:136を通して送られてくるデータはパケットバッファ303に格納する。アービトレーションの結果、メモリモジュール10

9へのアクセス権を得たら、メモリの制御情報をメモリ制御部307へ送出し、メモリアccessのための前処理を行う（ステップ510）。次に、パケットバッファ303からデータを読み出し、セクタ304を介してメモリモジュール109へ書き込む（ステップ511）。

【0048】メモリモジュール109へのアクセスが終了すると、メモリアccessの後処理を行い、データ転送制御部315においてアクセス状況を示すステータス（STATUS）を生成する（ステップ512）。次に、ステータスをセクタ部13を介してCMアクセス制御部104へ送出する（ステップ513）。セクタ部13内のデータ転送制御部315はステータスを受け取ると、CMコントローラ107へのREQ信号をオフする（ステップ514）。CMアクセス制御部104内のデータ転送制御部310はステータスを受け取ると、セクタ部13へのREQ信号をオフする（ステップ515）。セクタ部13内のデータ転送制御部315はCMアクセス制御部104からのREQ信号のオフを確認すると、CMアクセス制御部104へのACK信号をオフする（ステップ516）。

【0049】CMアクセス制御部104内のデータ転送制御部310はステータスを受け取ると、制御線1:211により、ホストIF102あるいはドライブIF103へキャッシュメモリ部14へのアクセスの終了を報告する。

【0050】キャッシュメモリ部14からデータを読み出す場合の、CMアクセス制御部104からCMコントローラ107へのアクセスの流れは、ステップ501から508までとステップ512以降は、データの書き込みの場合と同じである。

【0051】ここでCMアクセス制御部104は、ステップ505でACK信号を受けると、データの受信待ち状態に入る。

【0052】ステップ508でメモリアccess権を得ると、CMコントローラ107はメモリモジュール109からデータを読み出し、セクタ304、バスIF301を介してアクセスパス1:136にデータを送出する。

【0053】セクタ部13は、アクセスパス1:136を通してデータを受信すると、バスIF301及びセクタ306を介してアクセスパス0:135にデータを送出する。

【0054】CMアクセス制御部104は、アクセスパス0:135を通してデータを受信すると、セクタ302、データ線210を介してホストIF102あるいはドライブIF103へデータを送出する。

【0055】図5は、SMアクセス制御部105内の構成を示している。SMアクセス制御部104は、セクタ302と、アドレス、コマンド、データを一時格納するパケットバッファ303と、SMコントローラ108

に繋がるアクセスパス 2:137 とのパス IF301 と、データのエラーチェック部 300 と、データ転送制御部 310 を有する。セクタ 302 の 2 つのポートはデータ線 220 でマイクロプロセッサ 101 に接続される。また、セクタ 302 の他の 2 つのポートはパス IF301 に接続される。パス IF301 はアクセスパス 2:137 で SM コントローラ 108 に接続される。データ転送制御部 310 は、制御線 5:221 でマイクロプロセッサ 101 に接続され、制御線 6:222 で SM コントローラ 108 内のデータ転送制御部 315 に接続される。また、データ転送制御部 310 は、アービタ 308 によりマイクロプロセッサ 101 からのアクセス要求のアービトレーションを行い、セクタ 302 の切り替えを行う。

【0056】図 8 は、共有メモリ部 15 内の構成を示している。共有メモリ部 15 は、SM コントローラ 108 とメモリモジュール 109 を有する。SM コントローラ 108 は、SM アクセス制御部 105 に繋がるアクセスパス 2:137 との 4 つのパス IF301 と、セクタ 309 と、データを一時格納するパケットバッファ 303 と、データのエラーチェック部 300 と、メモリモジュール 109 へのアクセスを制御するメモリ制御部 307 と、SM アクセス制御部 105 から送出されたアドレス及びコマンドを解析する adr、cmd 解析部 305 と、データ転送制御部 315 を有する。データ転送制御部 315 は、制御線 6:222 で SM アクセス制御部 105 内のデータ転送制御部 310 に接続される。また、データ転送制御部 315 は、アービタ 308 により、adr、cmd 解析部 305 で解析した 4 本のアクセスパス 2:137 からのアクセス要求のアービトレーションを行い、セクタ 309 の切り替えを行う。

【0057】adr、cmd 解析部 305 は、バッファと、adr 抽出部と、cmd 抽出部を有する（図示していない）。adr、cmd 解析部 305 では、SM コントローラ 108 に接続される 4 本のアクセスパス 2:137 それぞれに 1 つずつ割り当てられたバッファに、アドレス、コマンドを格納する。adr 抽出部及び cmd 抽出部では、アクセスするメモリのアドレスとアクセスの種類を割り出し、メモリ制御部 307 へ送出する。また、4 本のアクセスパス 2:137 からのアクセス要求をデータ転送制御部 315 内のアービタ 308 へ送出する。

【0058】次に、共有メモリ部 15 へのアクセス時の手順について述べる。共有メモリ部 15 へアクセスする場合、マイクロプロセッサ 101 は、制御線 5:221 により SM アクセス制御部 105 内のデータ転送制御部 310 へアクセス開始を示す信号を送出する。それとともに、データ線 220 を通してアドレス、コマンド、データ（データの書き込み時のみ）を送出する。

【0059】SM アクセス制御部 105 は、データ線 2

20 を通して送られてきたアドレス、コマンド、データ（データの書き込み時のみ）をパケットバッファ 303 に格納する。データ転送制御部 310 はアービトレーションを行ってパス IF301 の使用権を決定し、セクタ 302 を切り替える。

【0060】図 10 は、共有メモリ部 15 へデータを書き込む場合の、SM アクセス制御部 105 から SM コントローラ 108 へのアクセスの流れを示している。SM アクセス制御部 105 内のデータ転送制御部 310 は、アービトレーションによってアクセスパス 2:137 の使用権が決定されると、制御線 6:222 によって SM コントローラ 108 へアクセス開始を示す信号（REQ）を出す（ステップ 601）。続いて、アドレス、コマンド、及びデータを連続して送出する（ステップ 602）。

【0061】SM コントローラ 108 内のデータ転送制御部 315 は、制御線 6:222 によって REQ 信号を受け取ると、次にアクセスパス 2:137 を通して送られてくるアドレス、コマンド、及びデータを受信する。アドレスとコマンドは、adr、cmd 解析部 305 で解析し、アクセス要求に基づいてアービトレーションを行い（ステップ 603）、セクタ 309 を切り替える。データはパケットバッファ 303 に格納する。アービトレーションの結果、メモリモジュール 109 へのアクセス権を得たら、メモリの制御情報をメモリ制御部 307 へ送出し、メモリアccessのための前処理を行う（ステップ 604）。次に、パケットバッファ 303 からデータを読み出し、セクタ 309 を介してメモリモジュール 109 へ書き込む（ステップ 605）。

【0062】メモリモジュール 109 へのアクセスが終了すると、メモリアccessの後処理を行い、データ転送制御部 315 においてアクセス状況を示すステータス（STATUS）を生成する（ステップ 606）。次に、ステータスを SM アクセス制御部 105 へ送出する（ステップ 607）。SM アクセス制御部 105 内のデータ転送制御部 310 はステータスを受け取ると、SM コントローラ 108 への REQ 信号をオフする（ステップ 608）。

【0063】SM アクセス制御部 105 内のデータ転送制御部 310 はステータスを受け取ると、制御線 5:221 により、マイクロプロセッサ 101 へ共有メモリ部 15 へのアクセスの終了を報告する。

【0064】共有メモリ部 15 からデータを読み出す場合の SM アクセス制御部 105 から SM コントローラ 108 へのアクセスの流れは、ステップ 601 から 604 までとステップ 606 以降は、データの書き込みの場合と同じである。

【0065】ステップ 604 でメモリアccessの前処理を行った後、SM コントローラ 108 はメモリモジュール 109 からデータを読み出し、セクタ 309、パス

IF301を介してアクセスパス2:137にデータを送出する。

【0066】SMアクセス制御部105は、アクセスパス2:137を通してデータを受信すると、セクタ302、データ線220を介してマイクロプロセッサ101へデータを送出する。

【0067】本実施例のディスクアレイ制御装置1では、ホストコンピュータ50とのチャンネルを2つ有するチャンネルIF部12を複数搭載しており、それらのチャンネルをそれぞれ異なるホストコンピュータに接続することが可能である。そうした場合、ホストコンピュータに接続した各チャンネルからの要求全てを並列に処理する必要がある。

【0068】ところでディスクアレイ制御装置1では、ホストコンピュータ50へデータを読み出す場合、磁気ディスク装置20に格納されたデータをディスクIF部12を介してキャッシュメモリ部14へ書き込み、そのデータをキャッシュメモリ部14から読み出して、チャンネルIF部11を介してホストコンピュータ50へ送る。またホストコンピュータ50からディスクアレイ制御装置1へデータを書き込む場合は、ホストコンピュータ50からチャンネルIF部12へ送られてきたデータをキャッシュメモリ部14へ書き込み、そのデータをキャッシュメモリ部14から読み出して、ディスクIF部12を介して磁気ディスク装置20に書き込む。さらにデータのパリティを生成して磁気ディスク装置20に書き込むため、ディスクIF部12とキャッシュメモリ部14間でさらに2〜3回のアクセスが行われる。

【0069】したがって、ホストコンピュータに接続した各チャンネルからの要求全てを並列に処理するためには、チャンネルIF部11及びディスクIF部12とキャッシュメモリ部14間のスループットをホストコンピュータ50とチャンネルIF部11間の最大のスループットの2倍以上にしなければならない。

【0070】本実施例では、CMアクセス制御部104とCMコントローラ107間のアクセスパスの帯域幅、及びCMコントローラ107とメモリモジュール109間の全帯域幅を、チャンネルIF部11とホストコンピュータ50間の最大の帯域幅の2倍以上に設定する。これにより、全チャンネルIF部11を並列に動作させることが可能となる。

【0071】本実施例によれば、チャンネルIF部11及びディスクIF部12とキャッシュメモリ部14間のスループットを高くすること、チャンネルIF部11及びディスクIF部12と共有メモリ部15間のスループットを高く、且つアクセス時間を短くすることの両方が可能となる。これによって、スループットが高く、且つ応答時間の短いディスクアレイ制御装置を提供できる。

【0072】ここで、図15に示すように、チャンネルIF部11及びディスクIF部12とキャッシュメモリ部

14間をスイッチ(SW)16を用いた相互結合網140で接続する。この場合にも、図1に示したセクタ部13を介して接続した構成と同様に、キャッシュメモリ部14へ複数のアクセスパスを設けることができるため、スループットを高めることが可能となる。

【0073】また図16に示すように、1つのCMアクセス制御部104へ接続されるアクセスパス0:135の本数を図1の構成の倍の4本に増やしたディスクアレイ制御装置1においても、本実施例を実施する上で問題はない。ホストIF及びドライブIFとして、今後はファイバチャンネル等のスループットが100MB/s以上の高速IFが使用されることが多くなると考えられる。チャンネルIF部11及びディスクIF部12でのスループットのバランスを考えると、1つのCMアクセス制御部104に繋がる全アクセスパス0:135のスループットは、チャンネルIF部11内の全ホストIF102、またはディスクIF部12内の全ドライブIF103のスループットと同等以上にすることが必要である。上記のようにファイバチャンネル等の高速IFを使用する場合は、図16に示すように、1つのCMアクセス制御部104に繋がるアクセスパス0:135の本数を増やすことで、アクセスパス0:135のスループットをホストIF102あるいはドライブIF103のスループット以上にすることができる。

【0074】なお、図15及び図16のディスクアレイ制御装置では、耐障害性の向上という観点から、セクタ部13、キャッシュメモリ部14、及び共有メモリ部15をそれぞれ二重化しているが、これらを二重化しなくても、上述の効果をえられることは言うまでもない。

【0075】〔実施例2〕図1において、2つのキャッシュメモリ部14間で、メモリ領域の全部または、一部を二重化し、キャッシュメモリ部14へのデータの書き込み時に二重化した2つの領域に同じデータを書き込むことにより、データの信頼性を上げることが可能となる。

【0076】二重化した2つのキャッシュメモリ部14へデータを書き込む場合の手順は以下のようになる。

【0077】アクセス開始の指示を受けたホストIF102あるいはドライブIF103は、制御線1:211によりCMアクセス制御部104内のデータ転送制御部310へアクセス開始を示す信号を送出する。それとともに、データ線210を通して2つのアドレス、コマンドと、1つのデータを送出する。

【0078】CMアクセス制御部104は、データ線210を通して送られてきた2つのアドレス、コマンドと、1つのデータをパケットバッファ303に格納する。データ転送制御部310はアービトレーションを行ってパスIF301の使用権を決定し、セクタ302を切り替える。

【0079】図11は、二重化した2つのキャッシュメ

メモリ部14へデータを書き込む場合の、CMアクセス制御部104から2つのCMコントローラa、b：107へのアクセスの流れを示している。CMアクセス制御部104内のデータ転送制御部310は、アービトレーションによってアクセスパス0：135の使用権が決定されると、制御線2：212によってセクタ部13内のデータ転送制御部315へアクセス開始を示す信号（REQ）を出す（ステップ701）。続いて、アドレス及びコマンドを2つ連続して送出する（ステップ702）。

【0080】セクタ部13内のデータ転送制御部315は、CMアクセス制御部104からREQ信号を受け取ると、次にアクセスパス0：135を通して送られてくるアドレス及びコマンドを受信し、adr、cmd解析部305で解析したアクセス要求に基づいてアービトレーションを行う（ステップ703）。アービトレーションの結果、CMコントローラa、b：107への2本のアクセスパス1：136への接続権の両方を得たら、データ転送制御部315はセクタ306を切り替える（ステップ704）とともに、制御線2：212により、CMアクセス制御部104内のデータ転送制御部310へ、CMコントローラa、b：107への接続権が得られたことを示す信号（ACK）を返す（ステップ705）。次にデータ転送制御部315は、制御線3：213によって2つのCMコントローラ107内のデータ転送制御部315へアクセス開始を示す信号（REQ）を出す（ステップ706a、706b）。続いて、CMコントローラa、b：107へアドレス及びコマンドを1つずつ送出する（ステップ707a、707b）。

【0081】CMアクセス制御部104はACK信号を受けると、パケットバッファ303からデータを読み出し、セクタ302、パスIF301を介してアクセスパス0：135へ送出する（ステップ709）。セクタ部13は、アクセスパス0：135を通して送られてきた1つのデータを、パスIF301及びセクタ306を介して2つのアクセスパス1：136の両方へ送出する（ステップ709a、709b）。

【0082】CMコントローラa、b：107内のデータ転送制御部315は、制御線3：213によってREQ信号を受け取ると、次にアクセスパス1：136を通して送られてくるアドレス及びコマンドを受信し、adr、cmd解析部305で解析したアクセス要求に基づいてアービトレーションを行い（ステップ708a、708b）、セクタ304を切り替える。アクセスパス1：136を通して送られてくるデータはパケットバッファ303に格納する。アービトレーションの結果、メモリモジュール109へのアクセス権を得たら、メモリの制御情報をメモリ制御部307へ送出し、メモリアクセスのための前処理を行う（ステップ710a、710b）。次に、パケットバッファ303からデータを読み

出し、セクタ304を介してメモリモジュール109へ書き込む（ステップ711a、711b）。

【0083】メモリモジュール109へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部315においてアクセス状況を示すステータス

（STATUS）を生成する（ステップ712a、712b）。次に、ステータスをセクタ部13を介してCMアクセス制御部104へ送出する（ステップ713a、713b）。セクタ部13内のデータ転送制御部315はステータスを受け取ると、CMコントローラa、b：107へのREQ信号をそれぞれオフする（ステップ714a、714b）。また、セクタ部13はCMコントローラa、b：107の両方からステータスを受け取ったら、それらを続けてCMアクセス制御部へ送出する（ステップ713）。CMアクセス制御部104内のデータ転送制御部310は2つのステータスを受け取ると、セクタ部13へのREQ信号をオフする（ステップ715）。セクタ部13内のデータ転送制御部315はCMアクセス制御部104からのREQ信号のオフを確認すると、CMアクセス制御部104へのACK信号をオフする（ステップ716）。

【0084】CMアクセス制御部104内のデータ転送制御部310はステータスを受け取ると、制御線1：211により、ホストIF102あるいはドライブIF103へキャッシュメモリ部14へのアクセスの終了を報告する。

【0085】上記のように二重化したキャッシュメモリ部14にデータを二重に書き込む場合、二重に書き込むデータの一方のデータの書き込み処理を行っている間に、もう一方のデータが他のアクセスパスからの書き込み要求によって書き換えられるのを防ぐ必要がある。本実施例では、共有メモリ部15にキャッシュメモリ部14のディレクトリを格納し、キャッシュメモリ部14にアクセスする前に必ず、共有メモリ部15に格納したディレクトリにアクセス中を示すビットを立てる。これにより、キャッシュメモリ部14内の同じアドレスには同時に1つのアクセス要求しか発行されないため、二重に書き込むデータの一方のデータの書き込み処理を行っている間に、もう一方のデータが他のアクセスパスからの書き込み要求によって書き換えられるのを防ぐことができる。

【0086】〔実施例3〕ディスクアレイ制御装置1では、キャッシュメモリ部14を複数設けた場合、あるキャッシュメモリ部14から別のキャッシュメモリ部14へデータをコピーする機能が要求される。この機能は、以下に述べる手順で実現できる。

【0087】アクセス開始の指示を受けたホストIF102あるいはドライブIF103は、制御線1：211によりCMアクセス制御部104内のデータ転送制御部310へアクセス開始を示す信号を送出する。それと

もに、データ線210を通して2つのアドレス、コマンドを送出する。2つのうちの1つのアドレス及びコマンドは、コピー元のアドレスとリードコマンドで、もう1つのアドレス及びコマンドはコピー先のアドレスとライトコマンドである。ここでは、CMコントローラa:107をコピー元、CMコントローラbをコピー先として説明する。

【0088】CMアクセス制御部104は、データ線210を通して送られてきた2つのアドレス、コマンドをパケットバッファ303に格納する。データ転送制御部310はアービトレーションを行ってパスIF301の使用権を決定し、セクタ302を切り替える。

【0089】図12は、2つのキャッシュメモリ部間でデータをコピーする場合の、CMアクセス制御部104からCMコントローラa、b:107へのアクセスの流れを示している。CMアクセス制御部104内のデータ転送制御部310は、アービトレーションによってアクセスパス0:135の使用権が決定されると、制御線2:212によってセクタ部13内のデータ転送制御部315へアクセス開始を示す信号(REQ)を出す(ステップ801)。続いて、アドレス及びコマンドを2つ連続して送出的(ステップ802)。

【0090】セクタ部13内のデータ転送制御部315は、CMアクセス制御部104からREQ信号を受け取ると、次にアクセスパス0:135を通して送られてくるアドレス及びコマンドを受信し、adr、cmd解析部305で解析したアクセス要求に基づいてアービトレーションを行う(ステップ803)。アービトレーションの結果、CMコントローラa、b:107への2つのアクセスパス1:136への接続権の両方を得たら、データ転送制御部315はセクタ306を切り替える(ステップ804)とともに、制御線2:212により、CMアクセス制御部104内のデータ転送制御部310へ、CMコントローラa、b:107両方への接続権が得られたことを示す信号(ACK)を返す(ステップ805)。次にデータ転送制御部315は、制御線3:213によってCMコントローラa、b:107内のデータ転送制御部315へアクセス開始を示す信号(REQ)を出す(ステップ806a、806b)。続いて、CMコントローラa、b:107へそれぞれのアドレス及びコマンドを送出する(ステップ807a、807b)。

【0091】CMアクセス制御部104はACK信号を受けると、アクセスの終了を知らせるステータスの受信待ち状態に入る。

【0092】コピー元のCMコントローラa:107内のデータ転送制御部315は、制御線3:213によってREQ信号を受け取ると、次にアクセスパス1:136を通して送られてくるアドレス及びコマンドを受信し、adr、cmd解析部305で解析したアクセス要

求に基づいてアービトレーションを行い(ステップ808)、セクタ304を切り替える。アービトレーションの結果、メモリモジュール109へのアクセス権を得たら、メモリの制御情報をメモリ制御部307へ送出し、メモリアクセスのための前処理を行う(ステップ809)。次に、メモリモジュール109からデータを読み出し(ステップ810)、セクタ304を介してアクセスパス1:136へ送出する(ステップ811a)。

【0093】セクタ部13は、アクセスパス1:136を通してCMコントローラa:107から送られてきたデータをCMコントローラbに繋がるアクセスパス1:136へ送出する。(ステップ811b)。

【0094】CMコントローラb:107内のデータ転送制御部315は、制御線3:213によってREQ信号を受け取ると、次にアクセスパス1:136を通して送られてくるアドレス及びコマンドを受信し、adr、cmd解析部305で解析する。その後、データを受信し始めるのを待って、メモリアクセスのアービトレーションに参加する(ステップ812)。アクセスパス1:136を通して送られてくるデータはパケットバッファ303に格納する。アービトレーションの結果、メモリモジュール109へのアクセス権を得たら、メモリの制御情報をメモリ制御部307へ送出し、メモリアクセスのための前処理を行う(ステップ813)。次に、パケットバッファ303からデータを読み出し、セクタ304を介してメモリモジュール109へ書き込む(ステップ814)。

【0095】CMコントローラa、b:107は、それぞれCMメモリモジュール109へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部315においてアクセス状況を示すステータス(STATUS)を生成する(ステップ815、818)。次に、ステータスをセクタ部13へ送出する(ステップ816、819)。

【0096】セクタ部13内のデータ転送制御部315はステータスを受け取ると、CMコントローラa、b:107へのREQ信号をそれぞれオフする(ステップ817、821)。また、セクタ部13は2つのCMコントローラa、b:107の両方からステータスを受け取ったら、それらを続けてCMアクセス制御部へ送出する(ステップ820)。CMアクセス制御部104内のデータ転送制御部310は2つのステータスを受け取ると、セクタ部13へのREQ信号をオフする(ステップ822)。セクタ部13内のデータ転送制御部315はCMアクセス制御部104からのREQ信号のオフを確認すると、CMアクセス制御部104へのACK信号をオフする(ステップ823)。

【0097】CMアクセス制御部104内のデータ転送制御部310はステータスを受け取ると、制御線1:2

11により、ホストIF102あるいはドライブIF103へキャッシュメモリ部14へのアクセスの終了を報告する。

【0098】ディスクアレイ制御装置1ではまた、1つのキャッシュメモリ部14内のあるアドレスから別のアドレスへデータをコピーする機能も要求される。

【0099】この機能は、図9で示したデータの書き込み時の手順において、ステップ511のメモリモジュール109へのライトアクセスの代わりに、メモリモジュール109からデータを読み出してCMコントローラ107内のパケットバッファ303に格納し、続けてそのデータをメモリモジュール109へ書き込むという処理を行うことによって実現できる。

【0100】〔実施例4〕図1において、2つの共有メモリ部15間で、メモリ領域の全部または、一部を二重化し、共有メモリ部15へのデータの書き込み時に二重化した2つの領域に同じデータを書き込むことにより、データの信頼性を上げることが可能となる。

【0101】二重化した2つの共有メモリ部15へデータを書き込む場合の手順は、以下のようになる。

【0102】マイクロプロセッサ101は、制御線5:221によりSMアクセス制御部105内のデータ転送制御部310へアクセス開始を示す信号を送出する。それとともに、データ線220を通して2つのアドレス、コマンドと、1つのデータを送出する。

【0103】SMアクセス制御部105は、データ線220を通して送られてきた2つのアドレス、コマンドと、1つのデータをパケットバッファ303に格納する。データ転送制御部310はアービトレーションを行ってパスIF301の使用権を決定し、セクタ302を切り替える。

【0104】図13は、二重化した2つの共有メモリ部15へデータを書き込む場合の、SMアクセス制御部105から2つのSMコントローラ108へのアクセスの流れを示している。2つの共有メモリ部を二重化する場合、一方をマスタ、もう一方をスレーブに設定する。SMアクセス制御部105内のデータ転送制御部310は、アービトレーションによって、まずマスタ側のSMコントローラ108へのアクセスパス2:137の使用権を決定し、制御線6:222によってマスタ側のSMコントローラ108内のデータ転送制御部315へアクセス開始を示す信号(REQ)を出す(ステップ901)。続いて、アドレス、コマンド、及びデータを連続して送出的(ステップ902)。

【0105】マスタ側のSMコントローラ108内のデータ転送制御部315は、制御線6:222によってREQ信号を受け取ると、次にアクセスパス2:137を通して送られてくるアドレス、コマンド、及びデータを受信し、adr、cmd解析部305で解析したアクセス要求に基づいてアービトレーションを行い(ステップ

903)、セクタ309を切り替える。データはパケットバッファ303に格納する。アービトレーションの結果、メモリモジュール109へのアクセス権を得たら、メモリの制御情報をメモリ制御部307へ送出し、メモリアccessのための前処理を行う(ステップ904)。次に、パケットバッファ303からデータを読み出し、セクタ309を介してメモリモジュール109へ書き込む(ステップ905)。

【0106】メモリモジュール109へのアクセスが終了すると、メモリアccessの後処理を行い、データ転送制御部315においてアクセス状況を示すステータス(STATUS)を生成する(ステップ906)。次に、ステータスをSMアクセス制御部105へ送出的(ステップ907)。

【0107】SMアクセス制御部105はステータスを受け取ったら、マスタ側のSMコントローラ108へのアクセスパス2:137の使用権を開放せずに、アービトレーションによって、スレーブ側のSMコントローラ108へのアクセスパス2:137の使用権を決定する。その後のスレーブ側のSMコントローラ108へのアクセス手順(ステップ908~914)は、マスタ側のSMコントローラ108へのアクセス手順(ステップ901~907)と同様である。

【0108】SMアクセス制御部105内のデータ転送制御部310はスレーブ側のSMコントローラ108からステータスを受け取ると、マスタ側とスレーブ側両方のSMコントローラ108へのREQ信号をオフする(ステップ715a、715b)。

【0109】二重化した共有メモリ部15にデータを二重に書き込む場合、上記のように共有メモリ部15をマスタとスレーブに分け、マスタ側、スレーブ側の順でデータを書き込み、スレーブ側へのデータを書き込みが終わるまで両方のアクセスパス2:137を開放しない。これによりデータを書き込む順番が保証され、二重に書き込むデータの一方のデータを書き込み処理を行っている間に、もう一方のデータが他のアクセスパスからの書き込み要求によって書き換えられるのを防ぐことができる。

【0110】SMアクセス制御部105内のデータ転送制御部310はステータスを受け取ると、制御線5:221により、マイクロプロセッサ101へ共有メモリ部15へのアクセスの終了を報告する。

【0111】〔実施例5〕図14に、実施例1のディスクアレイ制御装置1のチャンネルIF部11、ディスクIF部12、セクタ部13、キャッシュメモリ部14、共有メモリ部15を実装するときの構成を示す。

【0112】チャンネルIF部11、ディスクIF部12、セクタ部13、キャッシュメモリ部14、共有メモリ部15は、それぞれ独立したパッケージ(PK)、すなわち、チャンネルIFPK1、ディスクIFPK2、

セクタPK3、メモリPK4にそれぞれ実装する。異なるキャッシュメモリ部14は、異なるパッケージ上に実装する。また、異なる共有メモリ部15も、異なるパッケージ上に実装する。1つのキャッシュメモリ部14と1つの共有メモリ部15は同一のパッケージ上に実装しても問題ない。図14では、1つのキャッシュメモリ部14と1つの共有メモリ部15を同一のメモリPK4上に実装した例を示している。

【0113】チャンネルIFPK1、ディスクIFPK2、セクタPK3、メモリPK4は、プラッタ5上に実装し、それを筐体に搭載する。

【0114】ここで、各PKをプラッタ5に実装するときには、セクタPK3を中心付近より外側、好ましくはプラッタの両端に配置することが重要となる。このような配置により、各PK間を結ぶ線をプラッタ5上に配線する際、プラッタ5全体にわたって配線の密度を均一にでき、プラッタ上の配線を容易になる。

【0115】本実施例では、セクタ部13をセクタPK3に実装して、プラッタ5の両端に配置するとした。しかし、セクタ部13をパッケージに実装せず、プラッタの両端に直接実装しても問題ない。

【0116】〔実施例6〕図1に示す実施例1のディスクアレイ制御装置1において、SMアクセス制御部105とSMコントローラ108間をアクセスバス2:137で接続する代わりに、図7に示すように、2本の共有バス130を介して接続する。SMアクセス制御部105からは、2本の共有バス130それぞれに1本ずつ接続バスを設ける。また、SMコントローラ108からも、2本の共有バス130それぞれに1本ずつ接続バスを設ける。SMアクセス制御部105及びSMコントローラ108は、それぞれ2つのアービタを有している。2つのアービタはそれぞれ2本の共有バスのアービトレーション用のアービタである。SMアクセス制御部105からSMコントローラ108へのアクセスの際は、複数のアービタの内の1つがマスタとなり、共有バス130の使用権のアービトレーションを行う。そして、使用権を得たSMアクセス制御部105がSMコントローラ108にアクセスを行う。また、アービタをSMアクセス制御部105及びSMコントローラ108内に設ける代わりに、独立した回路として共有バス130に直接接続しても問題ない。

【0117】共有バス接続では、バスのデータ幅を広げることによりデータ転送速度を上げることが可能であり、共有メモリ部15へのアクセス時間を短縮可能である。

【0118】上述したように、図1におけるアクセスバス2:137のデータ幅は、アクセスバス0:135のデータ幅よりも2倍以上小さくすることができるので、図1のようにチャンネルIF部11及びディスクIF部12と共有メモリ部15との間をスター接続(1対1接

続)しても、共有メモリ部を実装するLSIのピンネックの問題が生じるケースは少ない。とはいえ、アクセスバス2:137の本数が増え過ぎてアクセスバス2:137を実装できないという問題が生じる可能性もある。そうした場合、本実施例の共有バス接続が有効となる。

【0119】なお、本実施例では、耐障害性の向上という観点から、セクタ部13、キャッシュメモリ部14、及び共有メモリ部15をそれぞれ二重化しているが、これらを二重化しなくても、上述の効果を得られることは言うまでもない。

【0120】

【発明の効果】本発明によれば、チャンネルIF部、ディスクIF部-キャッシュメモリ間のアクセスバスについてはスループットを高くできる。また、チャンネルIF部、ディスクIF部-共有メモリ間のアクセスバスについてはスループットを高くでき、かつアクセス時間を短くできる。これによって、スループットが高く、かつ応答時間の短いディスクアレイ制御装置を提供することが可能となる。

【図面の簡単な説明】

【図1】本発明によるディスクアレイ制御装置の構成を示す図。

【図2】従来のディスクアレイ制御装置の構成を示す図。

【図3】従来のディスクアレイ制御装置の他の構成を示す図。

【図4】本発明によるディスクアレイ制御装置内のCMアクセス制御部の構成を示す図。

【図5】本発明によるディスクアレイ制御装置内のSMアクセス制御部の構成を示す図。

【図6】本発明によるディスクアレイ制御装置内のセクタ部の構成を示す図。

【図7】本発明によるディスクアレイ制御装置内のキャッシュメモリ部の構成を示す図。

【図8】本発明によるディスクアレイ制御装置内の共有メモリ部の構成を示す図。

【図9】キャッシュメモリ部へのデータの書き込み時の手順を示す図。

【図10】共有メモリ部へのデータの書き込み時の手順を示す図。

【図11】二重化した2つのキャッシュメモリ部へデータを二重に書き込む時の手順を示す図。

【図12】1つのキャッシュメモリ部から別のキャッシュメモリ部へデータをコピーする時の手順を示す図。

【図13】二重化した2つの共有メモリ部へデータを二重に書き込む時の手順を示す図。

【図14】本発明によるディスクアレイ制御装置内の実装の構成を示す図。

【図15】本発明によるディスクアレイ制御装置内の他の構成を示す図。

【図 16】 本発明によるディスクアレイ制御装置内の他の構成を示す図。

【図 17】 本発明によるディスクアレイ制御装置の構成を示す図。


【符号の説明】

1…ディスクアレイ制御装置、11…チャネル I/F 部、12…ディスク I/F 部、13…セクタ部、14…キャッシュメモリ部、15…共有メモリ部、20…磁気ディ

スク装置、50…ホストコンピュータ、101…マイクロプロセッサ、102…ホスト I/F、103…ドライブ I/F、104…CMアクセス制御部、105…SMアクセス制御部、106…内部バス、107…CMコントローラ、108…SMコントローラ、109…メモリモジュール、135…アクセスバス0、136…アクセスバス1、137…アクセスバス2。


【図 1】

図 1




【図 3】

図 3




【図 2】

図 2




【図 4】

図 4




【図5】

図5




【図6】

図6




【図7】

図7




【図8】

図8




【図 9】

図 9




【図 10】

図 10



【図 14】

図 14





【図 12】

図 12


【図 11】

図 11




【図13】

図13



【図15】

図15





【図17】

図17

【図16】

図16



フロントページの続き

(72)発明者 藤林 昭
東京都国分寺市東恋ヶ窪一丁目280番地
株式会社日立製作所中央研究所内

(72)発明者 金井 宏樹
東京都国分寺市東恋ヶ窪一丁目280番地
株式会社日立製作所中央研究所内

(72) 発明者 箕輪 信幸

神奈川県小田原市国府津2880番地 株式会

社日立製作所ストレージシステム事業部内

Fターム(参考) 5B065 BA01 CA12 CA30 CE11 CH01